产生任意电压准位之电荷帮浦

摘要

一种产生任意电压准位之电荷帮浦,包括M个帮浦单元PUi以及M+1个第一开关Sj,其中i、j与M皆为整数且0

主权项

1.一种电荷帮浦,用以依据一输入电压以及至少一 参考电压而产生具有任意电压准位之一输出电压, 该电荷帮浦包括: M个帮浦单元PUi,其中PUi表示第i个帮浦单元,i为大 于0小于等于M之整数,M为大于1之整数,并且PUi包括: 一第一端Ni,1,耦接至一参考电压Vi,1,其中Ni,1表示 PUi之第一端,而Vi,1表示耦接至Ni,1之电压; 一第二端Ni,2,耦接至一参考电压Vi,2,其中Ni,2表示 PUi之第二端,而Vi,2表示耦接至Ni,2之电压; 一第三端Ni,3,其中Ni,3表示PUi之第三端; 一第四端Ni,4,其中Ni,4表示PUi之第四端;以及 至少一电容Ci,其中Ci表示PUi之内部电容,PUi用以于 一第一期间以Vi,1与Vi,2对Ci充电,并于一第二期间 使Ci基于Ni,3之准位而提供电压给Ni,4;以及 M+1个第一开关Sj,其中Sj表示第j个第一开关,j为大 于0小于等于M+1之整数,Sj用以于该第二期间将其第 一端与第二端电性导接,其中S1之第一端接收该输 入电压,S1之第二端耦接至N1,3,Sk之第一端耦接至Nk- 1,4,Sk之第二端耦接至Nk,3,SM+1之第一端耦接至NM,4,SM +1之第二端输出该输出电压,并且k为大于1小于等 于M之整数。 2.如申请专利范围第1项所述之电荷帮浦,其中第一 开关Sj系为NMOS电晶体、PMOS电晶体、传输闸以及其 组合其中之一。 3.如申请专利范围第1项所述之电荷帮浦,其中帮浦 单元PUi更包括: 一第二开关SWi,h,SWi,h表示PUi之第h个第二开关,h为1 或2,用以于该第一期间使其第一端与第二端电性 导接,其中SWi,1之第一端系为Ni,1,SWi,1之第二端耦接 至Ci之第一端,SWi,2之第一端耦接至Ci之第二端,SWi,2 之第二端系为Ni,2,以及Ci之第一端系为Ni,4,而Ci之 第二端系为Ni,3。 4.如申请专利范围第3项所述之电荷帮浦,其中Vi,1 大于Vi,2。 5.如申请专利范围第3项所述之电荷帮浦,其中Vi,1 小于Vi,2。 6.如申请专利范围第3项所述之电荷帮浦,其中第二 开关SWi,h系为NMOS电晶体、PMOS电晶体、传输闸以及 其组合其中之一。 7.如申请专利范围第1项所述之电荷帮浦,更包括: 一电压调节电路(voltage regulator),耦接至该第一开 关S1之第一端,用以提供并调整该输入电压。 8.如申请专利范围第1项所述之电荷帮浦,其中参考 电压Vi,1、Vi,2系由电源电压或是电压调节电路( voltage regulator)所提供。 9.如申请专利范围第1项所述之电荷帮浦,更包括: 一保持电路,耦接至第一开关SM+1之第二端,用以保 持该输出电压。 10.如申请专利范围第9项所述之电荷帮浦,其中该 保持电路包括一输出电容,该输出电容耦接于第一 开关SM+1之第二端与接地之间。 图式简单说明: 图1A是习知的电荷帮浦之电路图。 图1B是说明图1A电荷帮浦的控制信号之时序图。 图2为依照本发明较佳实施例所绘示的电荷帮浦之 电路图。 图3A与图3B分别是图2所示电荷帮浦在第一期间与 第二期间的等效电路图,在图中电荷帮浦做升压之 用。 图4A与图4B分别是图2所示电荷帮浦在第一期间与 第二期间的等效电路图,在图中电荷帮浦做降压之 用。