| 摘要 |
一种内埋元件之基板制程,包括下列步骤。首先,提供一内埋元件与一支撑板,并将内埋元件置放于支撑板之一表面上,其中内埋元件具有至少一电极。然后,于支撑板之表面上形成一第一介电层,第一介电层具有一第一表面及一与其相对之第二表面,且第一介电层暴露出内埋元件。接着,移除支撑板。之后,利用数位喷墨印刷技术于第一介电层之第一表面及第二表面上分别形成一第一线路层与一第二线路层,其中第一线路层及第二线路层与电极电性连接。 |
| 主权项 |
1.一种内埋元件之基板制程,包括下列步骤: 提供一内埋元件与一支撑板,并将该内埋元件置放 于该支撑板之一表面上,其中该内埋元件具有至少 一电极; 于该支撑板之该表面上形成一第一介电层,该第一 介电层具有一第一表面及一与其相对之第二表面, 且该第一介电层系暴露出该内埋元件; 移除该支撑板;以及 利用数位喷墨印刷技术于该第一介电层之该第一 表面及该第二表面上分别形成一第一线路层与一 第二线路层,其中该第一线路层及/或该第二线路 层系与该电极电性连接。 2.如申请专利范围第1项所述之内埋元件之基板制 程,其中该内埋元件包括主动元件以及被动元件。 3.如申请专利范围第1项所述之内埋元件之基板制 程,其中该支撑板为一玻璃板或是一聚对苯二酸乙 烯酯膜。 4.如申请专利范围第1项所述之内埋元件之基板制 程,其中形成该第一介电层之方式包括涂布或印刷 。 5.如申请专利范围第1项所述之内埋元件之基板制 程,其中形成该第一介电层之后,更包括: 使该第一介电层与该内埋元件之表面平整。 6.如申请专利范围第1项所述之内埋元件之基板制 程,其中形成该第一线路层与该第二线路层之材料 包括一高分子材料以及分布于该高分子材料中之 多数个导电粒子。 7.如申请专利范围第1项所述之内埋元件之基板制 程,其中形成该第一线路层与该第二线路层之材料 为一导电高分子材料。 8.如申请专利范围第1项所述之内埋元件之基板制 程,其中形成该第一线路层与该第二线路层之后, 更包括: 于该第一介电层之该第一表面与该第二表面上分 别形成一第一焊罩层与一第二焊罩层,其中该第一 焊罩层暴露出至少部分该第一线路层,而该第二焊 罩层暴露出至少部分该第二线路层;以及 于该第一焊罩层所暴露之至少部分该第一线路层 上形成一第一抗氧化层,并且在该第二焊罩层所暴 露之至少部分该第二线路层上形成一第二抗氧化 层。 9.如申请专利范围第8项所述之内埋元件之基板制 程,其中形成该第一抗氧化层与该第二抗氧化层的 方法包括分别在该第一焊罩层所暴露之至少部分 该第一线路层上以及该第二焊罩层所暴露之至少 部分该第二线路层上电镀一镍/金层。 10.如申请专利范围第1项所述之内埋元件之基板制 程,其中在形成该第一线路层与该第二线路层之后 ,更包括: 于该第一线路层与该第二线路层上分别形成图案 化之一第一抗氧化层与图案化之一第二抗氧化层; 以及 于该第一介电层之该第一表面及该第二表面上分 别形成一第一焊罩层与一第二焊单层,其中该第一 焊罩层覆盖该第一线路层,并暴露出该第一抗氧化 层,而该第二焊罩层覆盖该第二线路层,并暴露出 该第二抗氧化层。 11.如申请专利范围第1项所述之内埋元件之基板制 程,其中形成该第一线路层与该第二线路层之后, 更包括: 利用数位喷墨印刷技术于该第一线路层上形成至 少一第一叠合层,该第一叠合层包括一第二介电层 及位于该第二介电层上之一第三线路层,其中,该 第二介电层系配置于相邻之二该线路层之间。 12.如申请专利范围第11项所述之内埋元件之基板 制程,其中形成该第一叠合层之后,更包括: 于最外层之该第三线路层上形成一焊罩层,其中该 焊罩层系暴露出至少部分该第三线路层;以及 于该焊罩层所暴露之至少部分该第三线路层上形 成一抗氧化层。 13.如申请专利范围第12项所述之内埋元件之基板 制程,其中形成该抗氧化层的方法包括分别于该焊 罩层所暴露之至少部分该第三线路层上电镀一镍/ 金层。 14.如申请专利范围第11项所述之内埋元件之基板 制程,其中在形成该第一叠合层之后,更包括: 于最外层之该第三线路层上形成图案化之一抗氧 化层;以及 于该第二介电层上形成一焊罩层,其中该焊罩层覆 盖该第三线路层,并暴露出该抗氧化层。 15.如申请专利范围第11项所述之内埋元件之基板 制程,其中形成该第一叠合层之后,更包括: 利用数位喷墨印刷技术于该第二线路层上形成至 少一第二叠合层,该第二叠合层包括一第三介电层 及位于该第三介电层上之一第四线路层,其中,该 第三介电层系配置于相邻之二该线路层之间。 16.如申请专利范围第15项所述之内埋元件之基板 制程,其中形成该第二叠合层之后,更包括: 于最外层之该第四线路层上形成一焊罩层,其中该 焊罩层系暴露出至少部分该第四线路层;以及 于该焊罩层所暴露之至少部分该第四线路层上形 成一抗氧化层。 17.如申请专利范围第16项所述之内埋元件之基板 制程,其中形成该抗氧化层的方法包括分别于该焊 罩层所暴露之至少部分该第四线路层上电镀一镍/ 金层。 18.如申请专利范围第15项所述之内埋元件之基板 制程,其中在形成该第二叠合层之后,更包括: 于最外层之该第四线路层上形成图案化之一抗氧 化层;以及 于该第三介电层上形成一焊罩层,其中该焊单层覆 盖该第四线路层,并暴露出该抗氧化层。 图式简单说明: 图1A至图1E绘示为习知之一种内埋元件之基板的制 程示意图。 图2A至图2E绘示为本发明第一实施例之内埋元件之 基板的制程示意图。 图3A至图3B绘示为预先在基板上保留电镀线,以于 第一介电层上依序形成焊罩层及抗氧化层之制作 流程图。 图4A至图4B绘示为另一种在图2E中所示之基板上形 成焊罩层及抗氧化层之制作流程图。 图5A至图5F绘示为本发明第二实施例之内埋元件之 基板的制程示意图。 |
