能够实现高速访问的图像存储器结构

摘要

一种图像存储器(12)，由存储单元阵列(27)、第一和第二区域选择电路(22，25)和写电路(23，26)组成。存储单元阵列包括以行列方式分布的存储元件(33)，每一个存储元件(33)都用于存储像素数据。第一区域选择电路(22)用于同时选择多个行地址，第二区域选择电路(25)用于同时选择多个列地址。写电路(23，26)用于将相同像素数据写入从存储元件(33)中选出的存储元件中，所选的存储元件与所述的行地址和列地址有关。

主权项

1.一种图像存储器，包括：存储单元阵列，它包括以行列方式分布的存储元件，每一个所述存储元件用于存储像素数据；第一区域选择电路，用于同时选择多个行地址；第二区域选择电路，用于同时选择多个列地址；以及写电路，用于将相同像素数据写入从所述存储元件中选出的存储元件中，所述所选的存储元件与所述所选的行地址和列地址相关，其中所述存储单元阵列进一步包括在第一方向上延伸的多个字线，其中每一个所述存储元件包括沿所述第一方向布置的一组存储单元，所述的一组存储单元与所述字线中相关的一个字线相连接，其中所述第一区域选择电路向所述写电路提供表示所述所选行地址的一组行地址信号，以及其中所述写电路包括字线解码器，用于响应所述的一组行地址信号来选择所述字线中的至少一个字线，所述字线中的所述至少一个字线与所述所选的行地址相关，其中所述第一区域选择电路被设计用于接收所述所选行地址中的最大值yMAX和所述所选行地址中的最小值yMIN，并且响应所述最大值yMAX和所述最小值yMIN来产生所述一组行地址信号，其中所述一组行地址信号包括第一至第M个行地址信号，其中所述第一区域选择电路包括：第一和第二共用引脚，具有从电源电势和接地电势中选出的一个；第一至第M+1个串联开关，在所述第一和第二共用引脚之间串联；第一至第M个引脚，具有所述电源电势和接地电势中的另一个；第一至第M个节点，其中第i个节点连接在所述第i个串连开关和所述第i+1个串连开关之间；第一至第M个并联开关，其中第i个并联开关连接在所述第i个引脚和所述第i个节点之间，以及逻辑电路，其中第i个行地址信号是响应所述第i个节点的电势产生的，其中所述逻辑电路被设计用于接通所述第yMIN个串联开关和第yMAX+1个串联开关，并且断开所述第一至第M+1个串联开关中其余的开关，并且其中所述逻辑电路被设计用于接通所述第yMIN至第yMAX个并联开关中的至少一个，并且断开所述第一至第M个并联开关中其余的开关。