| 发明名称 | 熔丝电路 | ||
| 摘要 | 本发明提供一种熔丝电路，提供可预期的总阻抗，用以多次循环地烧录，该熔丝电路包括：多个熔丝阶，以串联方式排列。每一熔丝阶包括，一第一及第二连接节点、一熔丝、一第一、第二电阻。熔丝耦接于第一及第二连接节点之间。第一电阻的第一端耦接第一节点。第二电阻的第一端耦接第二节点。第一及第二电阻的第二端分别耦接一第三及第四连接节点。第三及第四连接节点分别为下一个熔丝阶的第一及第二连接节点。 | ||
| 申请公布号 | CN100401420C | 申请公布日期 | 2008.07.09 |
| 申请号 | CN200510068001.0 | 申请日期 | 2005.04.29 |
| 申请人 | 台湾积体电路制造股份有限公司 | 发明人 | 庄建祥 |
| 分类号 | G11C5/00(2006.01);G11C11/34(2006.01);G11C11/401(2006.01);G11C11/4063(2006.01);H01L23/58(2006.01);H01L23/62(2006.01) | 主分类号 | G11C5/00(2006.01) |
| 代理机构 | 北京林达刘知识产权代理事务所 | 代理人 | 刘新宇 |
| 主权项 | 1.一种熔丝电路，其特征在于提供可预期的总阻抗，用以多次循环地烧录，该熔丝电路包括：多个熔丝阶，以串联方式排列，每一熔丝阶包括：一第一及第二连接节点；一熔丝，耦接于该第一及第二连接节点之间；一第一电阻，其第一端耦接该第一节点；以及一第二电阻，其第一端耦接该第二节点；其中，该第一及第二电阻的第二端分别耦接一第三及第四连接节点，该第三及第四连接节点分别为下一个熔丝阶的第一及第二连接节点。 | ||
| 地址 | 台湾省新竹科学工业园区新竹市力行六路八号 | ||