发明名称 锁相回路频宽校准
摘要 本发明描述有助于一锁相回路(PLL)之回路频宽之校准的系统及方法。可藉由最佳化一PLL之回路回应而执行如本文中描述的该PLL之该回路频宽之校准。可藉由修改该PLL之回馈计数器的值以诱发该PLL处之一回路回应来达成该PLL之该回路回应的最佳化。可量测该PLL之该回路回应并将其与一理想回路回应比较。基于此比较,可对该PLL进行适当调整。此外,本文中描述之各种技术藉由仅调整一PLL之一电荷泵的参数而无需用于该PLL之每一元件的个别控制机构来有助于该PLL之校准,藉此改良PLL效能及制造产率。
申请公布号 TW200841598 申请公布日期 2008.10.16
申请号 TW097100510 申请日期 2008.01.04
申请人 高通公司 发明人 特伊 史克泰德;西 赫尔
分类号 H03L7/18(2006.01);H03L7/08(2006.01) 主分类号 H03L7/18(2006.01)
代理机构 代理人 陈长文
主权项
地址 美国