在积体电路中用以产生逻辑常数值之方法及装置

摘要

本发明揭示一种在一积体电路中用以产生一恒定逻辑值之装置，其包括一具有n个输出之第一逻辑网路，该等n个输出提供2#sP!n#eP!个可能输出组合，其中该等n个输出假定系该等2#sP!n#eP!个可能输出组合之一子集之一状态；及一第二逻辑网路，经组态以在该等n个输出假定系该等2#sP!n#eP!个可能输出组合之该子集之部分之任何状态时产生至少一个恒定逻辑信号。