发明名称 |
用于浮点纹理数据的过滤单元 |
摘要 |
浮点纹理过滤单元利用现有的定点过滤器电路。将若干组浮点纹理值转换成一定点尾数与一缩放因数的乘积,所述缩放因数对于组中的每个纹理值是相同的。使用一定点过滤器电路来过滤所述定点尾数,且将所述经过滤的尾数与所述缩放因数组合以确定一浮点过滤值。可在一浮点累加器电路中组合多个浮点过滤结果。也可使用同一定点过滤器电路来通过提供绕过格式转换的定点输入路径和一定点累加器来过滤定点纹理数据。 |
申请公布号 |
CN100442353C |
申请公布日期 |
2008.12.10 |
申请号 |
CN200580026181.4 |
申请日期 |
2005.07.28 |
申请人 |
辉达公司 |
发明人 |
沃尔特·E·多诺万;安德斯·M·库格勒;克里斯托弗·D·S·多纳姆 |
分类号 |
G09G5/00(2006.01) |
主分类号 |
G09G5/00(2006.01) |
代理机构 |
北京律盟知识产权代理有限责任公司 |
代理人 |
王允方;刘国伟 |
主权项 |
1.一种在一图形处理器中用于过滤浮点纹理数据的装置,所述装置包含:一预缩放电路,其经配置以将一组浮点输入纹理值中的每一者转换成一定点尾数与一缩放因数的一乘积,其中所述缩放因数对于所述组浮点输入纹理值中的每一者均是相同的;一定点过滤电路,其经配置以根据复数个定点过滤输入值来计算一定点过滤输出值,所述定点过滤电路经耦合以接收所述组浮点输入纹理值的所述定点尾数作为所述定点过滤输入值;和一累加器电路,其经耦合以从所述预缩放电路接收所述缩放因数并从所述定点过滤电路接收所述过滤输出值,所述累加器电路经配置以通过所述缩放因数的一倒数来缩放所述过滤输出值,借此产生一浮点过滤结果。 |
地址 |
美国加利福尼亚州 |