| 发明名称 | 半导体器件及其制造方法 | ||
| 摘要 | 本发明提供一种半导体器件及其制造方法，其能够提高其中导电塞位于电容器正下方的孔的形成精度，并且该方法包括如下步骤：在第一绝缘膜(11)中的第一和第二孔(11a，11b)内形成第一和第二导电塞(32a、32b)；在防氧化绝缘膜(14)内形成第一开口(14a)；在第一开口(14a)中形成辅助导电塞(36a)；在辅助导电塞(36a)上形成电容器(Q)；在覆盖电容器(Q)的第二绝缘膜(41)中形成第三和第四孔(41a、41b)；在第四孔(41b)下面的防氧化绝缘膜(14)中形成第二开口(14b)；在第三孔(41a)中形成第三导电塞(47a)；以及在第三孔(41a)中形成第四导电塞(47b)。 | ||
| 申请公布号 | CN100442520C | 申请公布日期 | 2008.12.10 |
| 申请号 | CN200610006188.6 | 申请日期 | 2006.01.25 |
| 申请人 | 富士通株式会社 | 发明人 | 伊藤昭男;佐次田直也 |
| 分类号 | H01L27/105(2006.01);H01L21/8239(2006.01) | 主分类号 | H01L27/105(2006.01) |
| 代理机构 | 隆天国际知识产权代理有限公司 | 代理人 | 王玉双;高龙鑫 |
| 主权项 | 1.一种半导体器件，包括：半导体衬底；第一和第二杂质扩散区，其间隔地形成在所述半导体衬底的表面层中；第一绝缘膜，其形成在所述半导体衬底上方，且在所述第一和第二杂质扩散区上方分别具有第一和第二孔；第一和第二导电塞，其分别形成在所述第一和第二孔中，并且分别电连接到所述第一和第二杂质扩散区；防氧化绝缘膜，其形成在所述第一绝缘膜上，并在所述第一和第二导电塞上分别具有第一和第二开口；辅助导电塞，其形成在所述第一开口中；电容器，其通过在所述辅助导电塞上和位于所述第一开口周围的所述防氧化绝缘膜的部分上依次形成下电极、电容器介电膜和上电极来形成；第二绝缘膜，其覆盖所述电容器，并在所述上电极上方具有第三孔，且在所述第二开口上方具有第四孔；第三导电塞，其形成在所述第三孔中，并电连接到所述上电极；以及第四导电塞，其形成在所述第四孔和所述第二开口中，并电连接到所述第二导电塞。 | ||
| 地址 | 日本神奈川县 | ||