| 发明名称 | 具有用于减小电容的自对准间隙的装置 | ||
| 摘要 | 提供一种减少半导体器件配线之间电容的方法。牺牲层(212)形成在介电层(208)上。将多个特征(216)蚀刻入该牺牲层和介电层。该特征利用填充材料(218)填充。去除该牺牲层，从而该填充材料部分在该介电层之上保持为暴露状态，其中在该暴露的该填充材料部分之间有间距，其中该间距(217)位于先前被该牺牲层占据的区域内。在该填充材料部分之间的间距的宽度利用收缩侧壁沉积物(215)收缩。穿过该收缩侧壁沉积物将间隙(224)蚀刻入该介电层。去除该填充材料和收缩侧壁沉积物。 | ||
| 申请公布号 | CN101317260A | 申请公布日期 | 2008.12.03 |
| 申请号 | CN200680044328.7 | 申请日期 | 2006.11.17 |
| 申请人 | 朗姆研究公司 | 发明人 | S·M·列扎·萨贾迪;黄志松 |
| 分类号 | H01L21/768(2006.01) | 主分类号 | H01L21/768(2006.01) |
| 代理机构 | 北京康信知识产权代理有限责任公司 | 代理人 | 余刚;尚志峰 |
| 主权项 | 1.一种用于减少半导体器件配线之间电容的方法，包括：在介电层之上形成牺牲层；将多个特征蚀刻入该牺牲层和介电层；利用填充材料填充该特征；去除该牺牲层，从而该填充材料部分在该介电层的表面上保持为暴露状态，其中在该填充材料的暴露部分之间有间距，其中该间距位于先前被该牺牲层占据的区域内，其中该间距具有宽度；利用收缩侧壁沉积物收缩在该填充材料部分之间的该间距的宽度；穿过该收缩侧壁沉积物将间隙蚀刻入该介电层；以及去除该填充材料和收缩侧壁沉积物。 | ||
| 地址 | 美国加利福尼亚州 | ||