发明名称 在存在工艺变化时生成具有匹配延迟的布线路由的方法
摘要 一种在电路设计中平衡延迟的方法和服务,其从要通过布线设计、或通过被提供要改变的初始布线设计而连接在一起的节点开始。布线设计将具有很多布线路径,如第一布线路径、第二布线路径等。将两个或更多布线路径设计为具有匹配定时,使得信号沿第一布线路径行进所需的时间与信号沿第二布线路径、第三路径等行进所需的时间大致相同。该方法/服务将布线路径中的一个或全部设计为:在第一布线路径和第二布线路径穿越的每个布线级别内,使所述路径穿越大致相同长度和定向的线路片段。并且,此过程使得在第一布线路径和第二布线路径穿越的每个布线级别内,第一布线路径和第二布线路径以相同的次序穿越线路片段。
申请公布号 CN100440229C 申请公布日期 2008.12.03
申请号 CN200610075341.0 申请日期 2006.04.10
申请人 国际商业机器公司 发明人 戴维·J·哈撒韦;安东尼·波尔森;杰里·D·海斯;彼得·A·哈比茨
分类号 G06F17/50(2006.01) 主分类号 G06F17/50(2006.01)
代理机构 北京市柳沈律师事务所 代理人 邸万奎;黄小临
主权项 1、一种在集成电路中平衡延迟的方法,所述方法包括:提供要加入到布线设计中的节点,其中,所述布线设计的要求规定,信号沿第一布线路径行进所需的时间与信号沿第二布线路径行进所需的时间相同,并且其中,所述第一布线路径和所述第二布线路径穿越所述集成电路的多个级别;以及将所述第一布线路径和所述第二布线路径设计为,在所述集成电路的每个布线级别内穿越相同长度的线路片段。
地址 美国纽约阿芒克