发明名称 |
非易失浮栅存储单元及其阵列以及其形成方法 |
摘要 |
非易失存储单元具有第一导电类型的单晶半导体材料,如单晶硅。在半导体材料中形成每个为第二导电类型的彼此隔开的第一和第二区,所述第二导电类型不同于第一导电类型。具有第一部分和第二部分的沟道区连接第一和第二区用于传导电荷。电介质位于沟道区上。可以是导电的或不导电的浮栅位于电介质上,并与沟道区的第一部分隔开。沟道区的第一部分与第一区相邻,第一浮栅具有大体上的三角形状。浮栅形成在腔中。栅电极容性耦合到第一浮栅,并与沟道区的第二部分隔开。沟道区的第二部分位于第一部分和第二区之间。双向非易失存储单元具有每个均形成在腔中的两个浮栅。还公开了该非易失存储单元和阵列的制造方法。 |
申请公布号 |
CN100440514C |
申请公布日期 |
2008.12.03 |
申请号 |
CN200410033398.5 |
申请日期 |
2004.04.07 |
申请人 |
硅存储技术公司 |
发明人 |
B·陈;D·李;B·叶 |
分类号 |
H01L27/105(2006.01);H01L27/115(2006.01);H01L21/8247(2006.01);H01L29/788(2006.01);G11C16/00(2006.01) |
主分类号 |
H01L27/105(2006.01) |
代理机构 |
中国专利代理(香港)有限公司 |
代理人 |
吴立明;梁永 |
主权项 |
1、一种非易失存储单元,包括:第一导电类型的基本上单晶半导体材料;在所述材料中的第二导电类型的第一区,该第二导电类型不同于所述第一导电类型;与所述第一区隔开的、在所述材料中的所述第二导电类型的第二区;具有第一部分和第二部分的沟道区,连接所述第一和第二区用于传导电荷;在所述沟道区上的电介质;在所述电介质上的第一浮栅,它与所述沟道区的所述第一部分隔开;所述沟道区的所述第一部分与所述第一区相邻,所述第一浮栅具有大体上的三角形状,形成在通过侧向刻蚀产生的腔内;和容性耦合到所述第一浮栅、并与所述沟道区的所述第二部分隔开的栅电极,所述沟道区的所述第二部分位于所述第一部分和所述第二区之间。 |
地址 |
美国加利福尼亚州 |