发明名称 |
非易失半导体存储器件的制造方法 |
摘要 |
制造一种AND快闪存储器,其中存储单元由半导体衬底的p型阱中形成的n型半导体区(源极和漏极)以及三个栅极(包括浮动栅极、控制栅极以及选择栅极)构成。在制造中,砷(As)引入到选择栅极的其中一个侧壁附近的p型阱内以形成n型半导体区(源极和漏极)。此后,要解决漏极干扰问题,利用ISSG(原位蒸汽产生)氧化法热处理衬底,以使在已形成了n型半导体区处的其中一个侧壁附近中布置的第一栅极绝缘膜形成得更厚。 |
申请公布号 |
CN100440485C |
申请公布日期 |
2008.12.03 |
申请号 |
CN200510002656.8 |
申请日期 |
2005.01.21 |
申请人 |
株式会社瑞萨科技 |
发明人 |
金光贤司;森山卓史;细田直宏;原口惠一;足立哲生 |
分类号 |
H01L21/8247(2006.01);H01L21/8246(2006.01);H01L21/8239(2006.01);H01L27/115(2006.01);H01L27/10(2006.01);H01L29/788(2006.01) |
主分类号 |
H01L21/8247(2006.01) |
代理机构 |
北京市金杜律师事务所 |
代理人 |
王茂华 |
主权项 |
1.一种非易失半导体存储器件的制造方法,包括以下步骤:(a)在半导体衬底上方形成第一绝缘膜;(b)在所述第一绝缘膜上方形成第一导体薄片;(c)采用倾斜离子注入法在所述半导体衬底上形成第一杂质区域;(d)采用ISSG氧化法在所述半导体衬底上方和所述第一导体薄片的侧壁上方形成第二绝缘膜;(e)在所述第二绝缘膜上方淀积第三绝缘膜,使得第三绝缘膜覆盖所述第一导体薄片;以及(f)各向异性蚀刻所述第三绝缘膜,从而在所述第一导体薄片的侧壁上方形成侧壁间隔层,其中在所述步骤(f)中,除去所述侧壁间隔层下方的所述第二绝缘膜以外的所述第二绝缘膜;(h)采用ISSG氧化法在所述半导体衬底上方形成第四绝缘膜;(i)在所述第四绝缘膜上方形成第二导体薄片;(j)在所述第二导体薄片上方形成由氧化硅膜和氮化硅膜构成的叠置膜;以及(k)在所述叠置膜上方形成第三导体薄片。 |
地址 |
日本东京都 |