发明名称 减少积体电路模组脱层的装置与方法
摘要 本发明揭示一种减少一积体电路模组脱层的装置及方法。积体电路模组包含一层压基材。积体电路模组更包含一与该层压基材操作性连接之积体电路晶粒以及一与该层压基材模塑成型之塑胶半导体封装。该层压基材包含一黏晶垫,该黏晶垫含有复数个金属氧化物区域和无氧化金属区域在该黏晶垫上。
申请公布号 TW200847352 申请公布日期 2008.12.01
申请号 TW097102258 申请日期 2008.01.21
申请人 翠昆特半导体股份有限公司 发明人 蒙太汀恩L;伊斯平诺札安东尼欧;侯卡多瓦德马J
分类号 H01L23/28(2006.01);H01L21/60(2006.01) 主分类号 H01L23/28(2006.01)
代理机构 代理人 蔡坤财;李世章
主权项
地址 美国