感测架构

摘要

本发明揭示了一种记忆体系统。在一实施例中，该记忆体系统包括第一位元线，其中该第一位元线产生第一暂态电流。该记忆体系统还包括耦合至该第一位元线之一感测放大器。该记忆体系统还包括耦合至该感测放大器之第二位元线，其中该第二位元线产生等于第一暂态电流之第二暂态电流。该感测放大器可使第一及第二暂态电流被抵销。根据此处所揭示之系统，无需受暂态电流之不利影响的情况下就可确定一记忆体单元之状态。