发明名称 与连接层的同步线路进行物理层的异步线路接口速率适配
摘要 一种用于使一定数量的异步HDLC信道(15)的速率适配单个时钟域以便适合于通过同步伪TDM接口(14)与HDLC处理器(13)对接的方法,其中在时间上复用HDLC信道,并且在相反方向上反之亦然。在一个方向,该算法基于将HDLC信道写入专用缓冲器(17),并且用稍高于预计最大HDLC速率的公共同步时钟来读取这些缓冲器。在通过缓冲器填充监测功能这样建议时通过将中间信息插入在HDLC分组的结束字节与起始字节之间,来避免欠载运行条件。因此,将定位缓冲器读取的各HDLC分组的第一和最后字节的简单功能与缓冲器填充监测功能结合使用。该算法还适合于相反方向,其中不同的异步物理线路从同步TDM类型接口接收它们的HDLC信道,只要这个接口时钟域稍低于最小预计HDLC输出速率。在这种情况下,通过在使用了上述相同算法之后插入中间数据,来避免欠载运行条件。还提出了使用它们的适配装置和电信卡。
申请公布号 CN101313500A 申请公布日期 2008.11.26
申请号 CN200680043190.9 申请日期 2006.09.20
申请人 爱立信股份有限公司 发明人 S·兰佐内;O·托斯卡诺
分类号 H04J3/12(2006.01);H04J3/07(2006.01);H04L29/06(2006.01) 主分类号 H04J3/12(2006.01)
代理机构 中国专利代理(香港)有限公司 代理人 曾祥夌;王忠忠
主权项 1.用于使一定数量的异步HDLC信道(15)的速率适配单个时钟域以便适合于通过伪TDM同步接口(14)与HDLC处理器(13)对接的方法,其中在时间上复用所述信道,并且其中在与所述信道关联的对应时钟之后将所述HDLC异步信道各写入与各HDLC信道关联的缓冲器(17),并用稍高于预计最大HDLC速率的公共同步时钟来读取这些缓冲器,而且在通过缓冲器填充监测功能对此进行判定时,插入中间信息,以避免欠载运行条件。
地址 瑞典斯德哥尔摩