发明名称 半导体试验装置以及半导体存储器的试验方法
摘要 本实施方式的试验装置对被试验存储器进行试验,所述被试验存储器将多个位作为页,具备可按多个页所构成的块来改写数据的块功能,所述试验装置包括:模式产生部(ALPG),其生成页的地址信息,产生试验模式;波形整形部(FC),其对试验模式进行整形,输出基于该试验模式的试验信号;比较部(LC),其将从所述被试验存储器输出的结果信号与期待值进行比较;和不良块存储器(BBM),其预先存储被试验存储器的不良块的信息,在由地址信息确定的页包含在不良块中的情况下输出不良信号,该不良信号用于使地址信息跳到该不良块的下一个试验对象块中含有的页的地址信息。
申请公布号 CN101313366A 申请公布日期 2008.11.26
申请号 CN200780000215.1 申请日期 2007.04.20
申请人 株式会社爱德万测试 发明人 佐藤新哉;太幡诚
分类号 G11C29/56(2006.01);G01R31/28(2006.01) 主分类号 G11C29/56(2006.01)
代理机构 中科专利商标代理有限责任公司 代理人 李香兰
主权项 1.一种半导体试验装置,对被试验存储器进行试验,所述被试验存储器将多个存储单元中存储的多个位作为页,具备可按多个所述页所构成的块来改写数据的块功能,所述半导体试验装置包括:模式产生部,其生成所述页的地址信息,产生试验模式;波形整形部,其对所述试验模式进行整形,向由所述地址信息所确定的页内的所述存储单元输出基于该试验模式的试验信号;比较部,其将从接受了所述试验信号的所述被试验存储器输出的结果信号与期待值进行比较;和不良块存储器,其预先存储所述被试验存储器的不良块的信息,在由所述地址信息确定的所述页包含在所述不良块中的情况下输出不良信号,该不良信号用于使所述地址信息跳到该不良块的下一个试验对象块中含有的页的地址信息。
地址 日本东京都