发明名称 |
具有增强的接点可靠性的半导体封装及其制造方法 |
摘要 |
所提供的是一种具有增强的接点可靠性的半导体封装及其制作方法。该方法包括:形成包括封装单元,该封装单元包括插入在底层与顶层之间的半导体芯片;以及,在衬底上顺序堆叠所述封装单元。所述底层和所述顶层由具有比半导体芯片模量低的模量的材料形成。所述半导体封装包括:布置在衬底上的至少一个封装单元,所述封装单元包括:具有焊盘的半导体芯片、基本包围所述半导体芯片的底层和顶层、以及覆盖在所述顶层上的再分布结构。所述再分布结构电连接到所述焊盘。 |
申请公布号 |
CN101312172A |
申请公布日期 |
2008.11.26 |
申请号 |
CN200810098529.6 |
申请日期 |
2008.05.22 |
申请人 |
三星电子株式会社 |
发明人 |
郑显秀;张东铉;金南锡;姜善远 |
分类号 |
H01L23/485(2006.01);H01L23/28(2006.01);H01L23/29(2006.01);H01L23/31(2006.01);H01L25/00(2006.01);H01L25/065(2006.01) |
主分类号 |
H01L23/485(2006.01) |
代理机构 |
中原信达知识产权代理有限责任公司 |
代理人 |
陆锦华;穆德骏 |
主权项 |
1.一种半导体封装,包括:衬底;以及布置在所述衬底上的至少一个封装单元,该封装单元包括:具有焊盘的半导体芯片;布置在所述半导体芯片下的底层;布置在所述半导体芯片上的顶层,所述底层和所述顶层基本包围所述半导体芯片;以及覆盖在所述顶层上的再分布结构,该再分布结构电连接到所述焊盘,其中所述顶层和所述底层每个均包括具有比所述再分布结构和所述半导体芯片的模量低的模量的材料。 |
地址 |
韩国京畿道水原市灵通区梅滩洞416番地 |