发明名称 |
半导体器件及显示设备 |
摘要 |
提供了一种高可靠性的半导体显示器件。半导体显示器件中的半导体层其有沟道形成区、LDD区、源区和漏区,LDD区与第一栅电极重叠,栅绝缘膜夹于其间。 |
申请公布号 |
CN100438028C |
申请公布日期 |
2008.11.26 |
申请号 |
CN200510007875.5 |
申请日期 |
2001.03.06 |
申请人 |
株式会社半导体能源研究所 |
发明人 |
山崎舜平;小山润;须泽英臣;小野幸治;荒尾达也 |
分类号 |
H01L27/00(2006.01);H01L29/786(2006.01);H05B33/12(2006.01) |
主分类号 |
H01L27/00(2006.01) |
代理机构 |
中国专利代理(香港)有限公司 |
代理人 |
吴立明;梁永 |
主权项 |
1.一种半导体器件,包括:在绝缘表面上的半导体膜;在半导体膜上的栅绝缘膜;在栅绝缘膜上的第一栅电极和第一引线;分别在第一栅电极和第一引线上的第二栅电极和第二引线;形成在第一栅电极、第二栅电极、第一引线、第二引线和栅绝缘膜上的第一层间绝缘膜;在第一层间绝缘膜上的第二层间绝缘膜;以及在第二层间绝缘膜上的中间引线,其中中间引线通过在第二层间绝缘膜中形成的接触孔而与第一层间绝缘膜接触,其中中间引线的一部分与第二引线重叠,第一层间绝缘膜在接触孔中夹于其间,其中半导体膜包括:沟道形成区,与沟道形成区接触的轻掺杂漏区,与轻掺杂漏区接触的源区和漏区,其中沿沟道纵向的第一栅电极的第一宽度宽于沿沟道纵向的第二栅电极的第二宽度,其中第二栅电极与沟道形成区重叠,栅绝缘膜夹于其间,其中第一栅电极与轻掺杂漏区重叠,栅绝缘膜夹于其间。 |
地址 |
日本神奈川县厚木市 |