发明名称 多层电路结构的形成方法和具有多层电路结构的基体
摘要 本发明涉及多层电路结构的形成方法以及具有多层电路结构的基体,其目的在于使电绝缘层的表面平坦化的状态下而提高导体电路层的密接性,即:在内层基板的最外层,形成由绝缘性聚合物和固化剂形成的固化性组合物膜,然后在前述固化性组合物膜的表面,使其和具有可与金属配位的结构的化合物接触,接着使该固化性组合物膜固化形成电绝缘层后,在前述电绝缘层的表面进行亲水化处理,接着使用乙二胺四乙酸-铜配位化合物在前述电绝缘层的表面形成金属薄膜层后,形成含有前述金属薄膜层的导体电路层。
申请公布号 CN100435603C 申请公布日期 2008.11.19
申请号 CN03811234.5 申请日期 2003.03.31
申请人 独立行政法人科学技术振兴机构;凸版印刷株式会社;日本瑞翁株式会社 发明人 胁坂康寻;古屋明彦;安田敬一郎;马场知幸
分类号 H05K3/46(2006.01) 主分类号 H05K3/46(2006.01)
代理机构 中科专利商标代理有限责任公司 代理人 汪惠民
主权项 1.一种多层电路结构的形成方法,其特征在于包含下述工序:在内层基板的最外层,形成由绝缘性聚合物和固化剂形成的固化性组合物膜,然后在前述固化性组合物膜的表面,使其和具有可与金属配位的结构的化合物接触,接着使该固化性组合物膜固化形成电绝缘层后,在前述电绝缘层的表面进行亲水化处理,接着使用乙二胺四乙酸-铜配位化合物在前述电绝缘层的表面形成金属薄膜层后,形成含有前述金属薄膜层的导体电路层。
地址 日本埼玉县