| 发明名称 | 制造半导体器件的方法和采用此方法获得的半导体器件 | ||
| 摘要 | 本发明涉及一种制造半导体器件(10)的方法，该半导体器件具有衬底(11)和至少具有一个半导体元件(E)的半导体主体(12)，其中在半导体主体(12)的表面上形成了台面状半导体区域(1)，在台面状半导体区域(1)上沉积了绝缘层(2)，台面状半导体区域(1)顶部的绝缘层厚度小于与半导体区域(1)邻接的区域(3)中的绝缘层厚度，随后去除绝缘层(2)在台面状半导体区域(1)上的部分，以露出台面状半导体区域(1)的上面，并且随后在得到的结构上沉积与台面状半导体区域(1)接触的导电层(4)。根据本发明，采用高密度等离子体沉积工艺来沉积绝缘层(2)。这种工艺尤其适于制造具有例如纳米线形式的小台面状区域(1)的器件。优选地，在沉积绝缘层(2)前，采用另外的保形沉积工艺来沉积另一薄的绝缘层(5)。 | ||
| 申请公布号 | CN101310369A | 申请公布日期 | 2008.11.19 |
| 申请号 | CN200680042627.7 | 申请日期 | 2006.10.27 |
| 申请人 | NXP股份有限公司 | 发明人 | 维贾亚哈万·马达卡塞拉 |
| 分类号 | H01L21/316(2006.01) | 主分类号 | H01L21/316(2006.01) |
| 代理机构 | 北京天昊联合知识产权代理有限公司 | 代理人 | 陈源;张天舒 |
| 主权项 | 1.一种制造半导体器件(10)的方法，该半导体器件具有衬底(11)和至少具有一个半导体元件(E)的半导体主体(12)，其中在半导体主体(12)的表面上形成台面状半导体区域(1)，在所述台面状半导体区域(1)上沉积绝缘层(2)，在所述台面状半导体区域(1)顶部上的绝缘层厚度小于与所述半导体区域(1)邻接的区域(3)中的绝缘层厚度，随后去除所述绝缘层(2)在台面状半导体区域(1)上的部分以露出所述台面状半导体区域(1)的上面，并且随后在得到的结构上沉积与所述台面状半导体区域(1)接触的导电层(4)，所述方法的特征在于采用高密度等离子体沉积工艺来沉积所述绝缘层(2)。 | ||
| 地址 | 荷兰艾恩德霍芬 | ||