发明名称 |
半导体器件及其制造方法 |
摘要 |
本申请公开了一种半导体器件及其制造方法。在该半导体器件中,当半导体芯片并列地排列时,多个半导体芯片的每一个的电路形成面可以容易地置于齐平的平面上,由此简化了形成重排布线的工艺。半导体芯片借助粘结剂层以两维布局安装在基板上。树脂层形成在基板上并位于半导体元件周围,树脂层的厚度基本上与半导体元件的厚度相同。有机绝缘层形成在树脂层表面以及半导体元件的电路形成面上。重排布线层形成在有机绝缘层以及半导体芯片的电极上。外部连接端子通过重排布线层中的布线电连接到半导体元件的电路形成面。 |
申请公布号 |
CN100435334C |
申请公布日期 |
2008.11.19 |
申请号 |
CN03138174.X |
申请日期 |
2003.05.30 |
申请人 |
富士通株式会社 |
发明人 |
藤沢哲也;松木浩久;井川治;爱场喜孝;生云雅光;佐藤光孝 |
分类号 |
H01L25/04(2006.01);H01L25/16(2006.01);H01L25/18(2006.01);H01L23/28(2006.01);H01L23/48(2006.01);H01L23/12(2006.01);H01L23/538(2006.01) |
主分类号 |
H01L25/04(2006.01) |
代理机构 |
中国国际贸易促进委员会专利商标事务所 |
代理人 |
李德山 |
主权项 |
1.一种半导体器件,包括:多个借助粘结剂层以两维布局安装在基板上的半导体元件,形成在所述基板上并位于所述半导体元件周围的树脂层,该树脂层的厚度与所述半导体元件厚度基本相同;形成在所述树脂层的表面以及所述半导体元件的电路形成面上的有机绝缘层;形成在所述有机绝缘层以及所述半导体元件的电极上的重排布线层;以及通过所述重排布线层中的布线电连接到所述半导体元件的电路形成面的外部连接端子,其中上述叠置在所述基板上的各层的边缘依次从所述基板的侧表面向内偏移。 |
地址 |
日本神奈川 |