发明名称 |
在矩阵拓扑中包括多个集成电路存储器器件和多个缓冲器器件的存储器模块 |
摘要 |
一种存储器模块,包括从多个相应的集成电路缓冲器器件向存储器模块连接器接口提供数据的多个数据通路,所述集成电路缓冲器器件访问来自相关联的多个集成电路存储器器件的数据。该存储器模块形成多个“数据分片”或者耦合至相应的集成电路缓冲器器件的存储器模块数据总线的多个部分。每个集成电路缓冲器器件还耦合至提供控制信息的总线,所述控制信息指定对至少一个集成电路存储器器件的访问。根据实施方式,SPD器件存储关于存储器模块的配置信息的信息。在实施方式中,至少一个集成电路缓冲器器件访问存储在SPD器件中的信息。在封装实施方式中,封装容纳集成电路缓冲器裸片和多个集成电路存储器裸片。 |
申请公布号 |
CN101310338A |
申请公布日期 |
2008.11.19 |
申请号 |
CN200680041998.3 |
申请日期 |
2006.09.21 |
申请人 |
拉姆伯斯公司 |
发明人 |
E·特塞恩 |
分类号 |
G11C5/00(2006.01) |
主分类号 |
G11C5/00(2006.01) |
代理机构 |
北京市金杜律师事务所 |
代理人 |
王茂华 |
主权项 |
1.一种存储器模块,包括:连接器接口;耦合至所述连接器接口的第一信号通路;第一集成电路存储器裸片;耦合至所述第一信号通路的第一集成电路缓冲器裸片,所述第一集成电路缓冲器裸片用以从所述第一信号通路接收控制信息,其中,所述控制信息指定对所述第一集成电路存储器裸片的访问,从而使所述第一集成电路存储器裸片响应于所述控制信息而向所述第一集成电路缓冲器裸片提供第一数据;第二集成电路存储器裸片;以及耦合至所述第一信号通路的第二集成电路缓冲器裸片,所述第二集成电路缓冲器裸片用以从所述第一信号通路接收控制信息,其中,所述控制信息指定对所述第二集成电路存储器裸片的访问,从而使所述第二集成电路存储器裸片响应于所述控制信息而向所述第二集成电路缓冲器裸片提供第二数据。 |
地址 |
美国加利福尼亚州 |