发明名称 |
半导体器件 |
摘要 |
一种半导体器件包括半导体衬底(10)和衬底上的超结结构。超结结构由交替设置的p型和n型柱区(20,30)构成。p型沟道层(40)形成到超结结构的表面。沟槽栅极结构形成到n型柱区。n+型源极区(50)形成到沟槽结构附近的沟道层的表面。p+型区(60)形成到相邻的n+型源极区之间的沟道层的表面。P型体区(70)形成在相邻的沟槽栅极结构之间的沟道层中且与p+型区接触。使雪崩电流从体区经由p+型区流到源电极而不通过n+型源极区。 |
申请公布号 |
CN101308848A |
申请公布日期 |
2008.11.19 |
申请号 |
CN200810099558.4 |
申请日期 |
2008.05.15 |
申请人 |
株式会社电装 |
发明人 |
柴田巧 |
分类号 |
H01L27/088(2006.01);H01L29/78(2006.01);H01L29/06(2006.01);H01L29/08(2006.01);H01L29/10(2006.01) |
主分类号 |
H01L27/088(2006.01) |
代理机构 |
永新专利商标代理有限公司 |
代理人 |
邬少俊;王英 |
主权项 |
1、一种半导体器件,包括:第一导电类型的衬底(10);设置在所述衬底上的超结层,所述超结层包括多个第一导电类型的第一区(20)和多个第二导电类型的第二区(30),在所述衬底的平面方向上交替设置所述第一和第二区;第二导电类型的沟道层(40),其形成到所述超结层的表面部分;多个沟槽栅极结构,每个所述沟槽栅极结构包括沟槽(81)、栅极绝缘层(82)和栅电极(83),所述沟槽穿透所述沟道层并达到所述超结层的所述多个第一区中的相应一个,所述栅极绝缘层设置在所述沟槽的内壁上,所述栅电极通过所述栅极绝缘层设置在所述沟槽中;第一导电类型的源极区(50),其形成到所述沟道层的表面部分且位于所述沟槽的外侧壁附近;第二导电类型的第三区(60),其形成到所述沟道层的所述表面部分且位于相邻的源极区之间,所述第三区的杂质浓度大于所述沟道层的杂质浓度;以及第二导电类型的体区(70),其形成到相邻的沟槽栅极结构之间的所述沟道层且与所述第三区接触。 |
地址 |
日本爱知县 |