| 发明名称 | 半导体集成电路器件的制造方法及探针卡 | ||
| 摘要 | 对具有形成为窄间距的测试焊盘的半导体集成电路器件实现电测试。半导体集成电路器件的制造方法包括制备探针卡的步骤，该探针卡具有可以接触两个或多个电极的两个或多个接触端子。该步骤包括与其中形成第一布线的布线衬底相对，制备第一片，该第一片具有：用于接触两个或多个电极的两个或多个接触端子；电连接到两个或多个接触端子和第一布线的第二布线；以及包括无源元件的电路，其邻近两个或多个接触端子形成且连接到第二布线。 | ||
| 申请公布号 | CN101308820A | 申请公布日期 | 2008.11.19 |
| 申请号 | CN200810131804.X | 申请日期 | 2005.04.08 |
| 申请人 | 株式会社瑞萨科技 | 发明人 | 冈元正芳;松本秀幸;寄崎真吾;长谷部昭男;本山康博;岛濑朗 |
| 分类号 | H01L21/82(2006.01);H01L21/66(2006.01);G01R3/00(2006.01);G01R1/073(2006.01) | 主分类号 | H01L21/82(2006.01) |
| 代理机构 | 北京市金杜律师事务所 | 代理人 | 王茂华 |
| 主权项 | 1.一种半导体集成电路器件的制造方法，包括以下步骤：(a)制备已被分为两个或多个芯片区的半导体晶片，每个芯片区具有在其上方形成的半导体集成电路，并且所述半导体晶片具有在所述晶片的主表面上方形成的待电连接到所述半导体集成电路的两个或多个电极；(b)制备具有两个或多个接触端子的探针卡，该两个或多个接触端子可以接触所述两个或多个电极；以及(c)进行所述半导体集成电路的电测试，使所述两个或多个接触端子的尖端接触所述两个或多个电极；其中所述步骤(b)包括以下步骤：(b1)与其中形成第一布线的布线衬底相对，制备第一片，所述第一片具有：用于接触所述两个或多个电极的所述两个或多个接触端子；电连接到所述两个或多个接触端子和所述第一布线的第二布线；以及包括无源元件的电路，其邻近所述两个或多个接触端子形成且连接到所述第二布线；以及(b2)在所述步骤(b1)之后，在可以从所述第一片的没有形成有所述接触端子的一面按压所述第一片的其中形成所述两个或多个接触端子的区域的状态下，将所述第一片粘附到所述布线衬底。 | ||
| 地址 | 日本东京都 | ||