| 发明名称 | 一种数字逻辑芯片及其可测试设计的方法 | ||
| 摘要 | 本发明提供一种数字逻辑芯片及其可测试设计的方法，其中，该方法是在所述数字逻辑芯片中的各个扫描触发器与观测管脚之间设置相应的逻辑器件，通过所述观测管脚分时观测各个扫描触发器的信号，在所述信号经过所述逻辑器件后，通过将观测结果与预定的观测结果进行比较，以判断所述数字逻辑芯片是否出现异常。本发明的数字逻辑芯片及其可测试设计的方法，能够通过少量管脚实现电路在扫描测试时的可观测。 | ||
| 申请公布号 | CN101303392A | 申请公布日期 | 2008.11.12 |
| 申请号 | CN200810114557.2 | 申请日期 | 2008.06.04 |
| 申请人 | 北京中星微电子有限公司 | 发明人 | 王振国 |
| 分类号 | G01R31/3185(2006.01) | 主分类号 | G01R31/3185(2006.01) |
| 代理机构 | 信息产业部电子专利中心 | 代理人 | 梁军 |
| 主权项 | 1.一种对数字逻辑芯片的可测试设计的方法，其特征在于，在所述数字逻辑芯片中的各个扫描触发器与观测管脚之间设置相应的逻辑器件，通过所述观测管脚分时观测各个扫描触发器的信号，在所述信号经过所述逻辑器件后，通过将观测结果与预定的观测结果进行比较，以判断所述数字逻辑芯片是否出现异常。 | ||
| 地址 | 100083北京市海淀区学院路35号世宁大厦15层 | ||