高速和低功率SRAM宏架构和方法

摘要

描述了用于降低集成电路器件中的泄漏功率的电路和方法，其中所述集成电路器件的逻辑晶体管(例如逻辑电路、锁存器和/或输出级)通过一个或多个可控制的源晶体管来供电。例如，该电路具有用于向集成电路器件内的一级选择性地供电的至少一个源晶体管(例如电源、地或者电源和地两者)。用于调制所述源晶体管的状态的装置响应于所述集成电路的工作模式的改变而工作，以在接通所述逻辑晶体管之前接通所述源晶体管，并且/或者在关断所述逻辑晶体管之后关断所述源晶体管。在一个方面中，在关断所述逻辑晶体管之前的延迟可以被足够地延长，以降低由将所述源晶体管不必要地接通和关断短时段引起的功率消耗。

主权项

1.一种用于控制集成电路器件内的源晶体管的电路，包括：类型为电源或地或者电源和地的组合的至少一个源晶体管，其被配置用于向集成电路器件内的逻辑晶体管选择性地供电；以及装置，用于响应于所述集成电路器件的工作模式的改变而调制所述源晶体管的状态以在接通所述逻辑晶体管之前接通所述源晶体管。