并行计算单元的重新寻址

摘要

本申请公开了一种专用集成电路(ASIC)的设计结构。该ASIC的设计结构包括一定数量的冗余的计算单元，以便在检测发现缺陷计算单元时，可以通过从缺陷单元向原来冗余的单元的重新寻址，维持ASIC的全部功能。缺陷单元的标识以及功能的重新寻址是利用内置于ASIC每一计算单元中的自检逻辑自动完成的。当ASIC处于操作模式时，自检逻辑适合于使相应的计算单元避免数据初始化过程，并自我禁止进行任何计算操作。通过依次地对阵列中计算单元的初始化，可以实现功能的重新寻址。

主权项

1、一种制备集成电路的方法，该集成电路带有由相同计算单元组成的阵列，该方法包括由计算机执行的如下步骤：使所述的由相同计算单元组成的阵列包含一定数量的冗余的计算单元；利用每一所述相同的计算单元上的自我禁止逻辑，其中，如果存在缺陷的计算单元，该自我禁止逻辑用于阻止该缺陷的计算单元装入初始化数据和进行操作；以及从所述缺陷的计算单元自动地重新寻址到该阵列中非禁止的计算单元，并接收所述初始化数据，该初始化数据曾被阻止装入到所述缺陷的计算单元中。