发明名称 |
一种采用异步电路实现的算术逻辑单元 |
摘要 |
本发明涉及一种采用异步电路实现的算术逻辑单元,包括:功能单元,接收发送端的运算控制指令及输入数据,执行输入数据的算术逻辑运算;延时估计单元,根据功能单元接收的运算控制指令的类型和输入的具体数据进行延时估计;延时匹配单元,选择与功能单元匹配的运算延时;握手协议单元,在发送端发送输入数据的同时,控制发送端产生请求信号,使输入同步,经历运算延时后通知接收端将功能单元的输出数据取走,控制接收端产生应答信号,使输出同步。本发明的算术逻辑单元具有高性能的特点,克服了同步电路只能实现最坏情况延时的性能损失;具有低功耗的特点,还节省了电路面积。 |
申请公布号 |
CN101303643A |
申请公布日期 |
2008.11.12 |
申请号 |
CN200810114468.8 |
申请日期 |
2008.06.06 |
申请人 |
清华大学 |
发明人 |
高丽江;陈虹;陈弘毅;王志华 |
分类号 |
G06F9/302(2006.01) |
主分类号 |
G06F9/302(2006.01) |
代理机构 |
北京路浩知识产权代理有限公司 |
代理人 |
戚传江 |
主权项 |
1、一种采用异步电路实现的算术逻辑单元,用于接收发送端发送的数据,对所述数据进行算术逻辑运算后输出到接收端,其特征在于,所述算术逻辑单元包括:功能单元,接收发送端的运算控制指令及输入数据,根据运算控制指令执行输入数据的算术逻辑运算;延时估计单元,根据功能单元接收的运算控制指令的类型和输入的数据进行延时估计;延时匹配单元,根据延时估计单元所估计的延时选择与功能单元匹配的运算延时;握手协议单元,在发送端发送输入数据的同时,控制发送端产生请求信号,使输入同步,经历运算延时后通知接收端将功能单元的输出数据取走,控制接收端产生应答信号,使输出同步。 |
地址 |
100084北京市海淀区清华园北京100084-82信箱 |