| 发明名称 | 在有源元件上具有连接焊盘的半导体集成电路 | ||
| 摘要 | 本发明公开了一种在有源元件之上设置有连接焊盘的半导体集成电路。连接焊盘分成检测区和键合区，且分别在各个区域下面形成加强结构。使用比用于形成键合区下面的加强结构的布线层数少的布线层数来形成检测区下面的加强结构。结果，有效地利用检测区下面的布线层来形成用于实现集成电路的逻辑功能的引线。 | ||
| 申请公布号 | CN100433281C | 申请公布日期 | 2008.11.12 |
| 申请号 | CN200510004694.7 | 申请日期 | 2005.01.21 |
| 申请人 | 川崎微电子股份有限公司 | 发明人 | 前田润 |
| 分类号 | H01L21/60(2006.01);H01L21/28(2006.01);H01L21/768(2006.01);H01L21/66(2006.01);H01L23/48(2006.01);H01L23/52(2006.01) | 主分类号 | H01L21/60(2006.01) |
| 代理机构 | 中原信达知识产权代理有限责任公司 | 代理人 | 钟强;樊卫民 |
| 主权项 | 1.一种在半导体衬底的表面上形成的具有逻辑功能的半导体集成电路，包括：有源元件形成区，用于在半导体衬底的表面上形成多个有源元件；在半导体衬底的表面上的多层布线层；连接焊盘，形成在多层布线层上并至少有一部分设置在有源元件形成区上，连接焊盘分成用于检测的检测区和用于引线键合的键合区；在检测区和有源元件形成区之间的第一加强结构，通过使用多层布线层的至少一层来形成，使得多层布线层的另外一层或多层能够用于在第一加强结构的下方形成用于实现半导体集成电路逻辑功能的电路线；和在键合区和有源元件形成区之间的第二加强结构，通过使用多层布线层的至少一层和多层布线层的所述至少一层下面的多层布线层中的附加的布线层来形成。 | ||
| 地址 | 日本千叶市 | ||