发明名称 把数据写入非易失性存储器的方法和设备
摘要 本发明是一种用于把数据(DATA)从处理器(603)写入到嵌入到集成电路中的非易失性存储器(602)的方法和电路。主要目的是最优化这个嵌入式非易失性存储器的应用。所述方法包括多个步骤:首先,把要写入非易失性存储器(602)的数据转送到易失性存储器(601)。尔后,向处理器(603)发送一个等待信号(wait)。然后,把数据(DATA)从易失性存储器(601)转送到非易失性存储器(602)。最后,删除所述等待信号(wait)。由此,既能把非易失性存储器(602)用作为指令存储器又能把它用作为RAM,这实现了本发明的主要目的。相应的电路是配备以执行上述功能的复合集成电路。
申请公布号 CN100430888C 申请公布日期 2008.11.05
申请号 CN03812892.6 申请日期 2003.06.04
申请人 DSP集团瑞士股份公司 发明人 F·卡马帕纳勒
分类号 G06F9/24(2006.01);G06F9/445(2006.01) 主分类号 G06F9/24(2006.01)
代理机构 北京嘉和天工知识产权代理事务所 代理人 严慎
主权项 1.一种用于把数据从处理器(603)写入到嵌入到集成电路中的非易失存储器(602)的方法,所述集成电路包含总线(604),所述总线(604)连接处理器(603)、非易失存储器(602)、易失性存储器(601)以及接口(605),该方法包括下列步骤:(a)由处理器(603)发送一个加载命令到非易失性存储器(602);(b)将要写入的地址和数据从处理器(603)发送到总线(604);(c)接口(605)把写入模式屏蔽到非易失性存储器(602),并接收已发送的地址和数据;(d)在接口(605)的控制下在易失性存储器(601)中存储数据;(e)当所述数据已经存储在易失性存储器(601)中时,从接口(605)向所述处理器(603)发送一个等待信号;(f)接口(605)将非易失性存储器(602)设置在写入模式;(g)在接口(605)的控制下将所述数据从所述易失性存储器(601)转送到所述非易失性存储器(602);(h)从处理器(603)删除所述等待信号。
地址 瑞士苏黎世