| 发明名称 | 集成电路测试方法和测试设备 | ||
| 摘要 | 公开了一种用于在集成电路的测试模式中对集成电路(100)中的故障进行定位的方法(200)，该集成电路具有与压缩逻辑(140)耦接的多个数字输出端，其中压缩逻辑包括至少一个用于提供测试响应的输出端。该方法包括以下步骤：提供集成电路的仿真模型(210)；将多个测试模式提供给仿真模型(220)；接收针对所述测试模式的多个仿真后的测试响应(230)；在多个响应中定义多个位，所述位定义了故障特征(240)；将另外的多个测试模式提供给集成电路(250)；接收针对所述的另外的多个测试模式的多个测试响应(260)；并且检查多个响应是否存在特征(270)。该方法为存在故障的IC提供了改进的故障检测能力。 | ||
| 申请公布号 | CN101300499A | 申请公布日期 | 2008.11.05 |
| 申请号 | CN200680040808.6 | 申请日期 | 2006.10.23 |
| 申请人 | NXP股份有限公司 | 发明人 | 亨德里克斯·P·E·弗兰肯 |
| 分类号 | G01R31/3185(2006.01) | 主分类号 | G01R31/3185(2006.01) |
| 代理机构 | 北京天昊联合知识产权代理有限公司 | 代理人 | 陈源;张天舒 |
| 主权项 | 1.一种用于在集成电路的测试模式中对所述集成电路中的故障进行定位的方法，所述集成电路具有与压缩逻辑耦接的多个数字输出端，所述压缩逻辑包括至少一个用于提供测试响应的输出端，所述方法包括：a)提供所述集成电路的仿真模型；b)给所述仿真模型提供多个测试模式；c)接收针对所述测试模式的多个仿真后的测试响应；d)在所述多个响应中定义多个位，所述位定义了所述故障的特征；e)给所述集成电路提供另外的多个测试模式；f)接收针对所述另外的多个测试模式的多个测试响应；以及g)检查所述多个响应是否存在所述特征。 | ||
| 地址 | 荷兰艾恩德霍芬 | ||