基于隐藏式沟道负微分电阻的存储器单元

摘要

本发明揭示一种经改善的基于隐藏式晶闸管的存储器单元。在一个实施例中，所述所揭示单元包含隐藏在衬底的体中的导电插塞，所述导电插塞耦合到或包含所述单元的启用栅极。垂直设置在所述隐藏式栅极周围的是晶闸管，其阳极(源极；p型区)连接到位线，且阴极(漏极；n型区)连接到字线。除隐藏式启用栅极以外，所述所揭示单元不再包含例如存取晶体管等其它栅极，且因此其实质上是一个晶体管装置。因此，并且由于晶闸管的垂直设置所提供的便利，当与传统DRAM单元比较时，所述所揭示单元在集成电路上占据少量面积。此外，在其各实施例中，所述所揭示单元制造简单，并易于配置成一单元阵列。尽管并非在所有有用的实施例中都需要，但在所述单元下面进行隔离有助于改善所述单元的数据保持，并延长单元刷新之间所需的时间。

主权项

1、一种存储器单元，其包含：一导电插塞，其形成到衬底中；及一晶闸管，其设置在所述衬底中，并垂直形成在所述导电插塞的周围且通过电介质与所述导电插塞隔离。