| 发明名称 | 一种延时锁相电路 | ||
| 摘要 | 本发明公开了一种延时锁相电路(DLL：Delay lock line)，包括延时测试电路和延时锁相输出电路。本电路可以实现对已有确定时钟的较精确延时时间的计算，又可以实现对不确定时钟的较精确相对时间的计算，例如时钟周期的1/N，2/N，...(N－1)/N的延时。本发明所述的延时锁相电路与通用的CMOS Logic工艺完全兼容，不需要增加纯逻辑工艺之外的任何MASK。本电路在高速、低功耗和高集成度方面具备特质，适用于通信等高精度延时电路。 | ||
| 申请公布号 | CN101299608A | 申请公布日期 | 2008.11.05 |
| 申请号 | CN200710098962.5 | 申请日期 | 2007.04.30 |
| 申请人 | 天利半导体（深圳）有限公司 | 发明人 | 林丰成;林昕;赵显西;丁素广 |
| 分类号 | H03L7/00(2006.01) | 主分类号 | H03L7/00(2006.01) |
| 代理机构 | 北京三高永信知识产权代理有限责任公司 | 代理人 | 何文彬 |
| 主权项 | 1、一种延时锁相电路，其特征在于：包括延时测试电路和延时锁相输出电路。 | ||
| 地址 | 518067广东省深圳市南山区沿河路6号佳利泰大厦8楼E座 | ||