发明名称 具有可重新组构之浮点单元的处理器
摘要 一种运作处理器的技术,包括决定处理器的浮点单元(FPU)是要运作在全位元模式(full-bit mode)或是在减少的位元模式(reduced-bit mode)中。当指示为全位元模式时,指令被提取且指令被解码成为单一运算,或当指示为减少的位元模式时,解码成为多重运算。
申请公布号 TW200842701 申请公布日期 2008.11.01
申请号 TW097106014 申请日期 2008.02.21
申请人 高级微装置公司 发明人 阿汉德 阿雪拉夫;枸威斯 凯文 都米尼;克莱儿 米迦勒;伊利克 杰兰纳
分类号 G06F9/302(2006.01) 主分类号 G06F9/302(2006.01)
代理机构 代理人 洪武雄;陈昭诚
主权项
地址 美国