发明名称 半导体记忆装置
摘要 本发明提供一种半导体装置,其系为了稳定实现所指定之潜时(latency)、外部时钟频率之动作,而对应制造偏差、动作电压偏差及温度变化而产生适当之内部时序信号。本发明具有:第一延迟电路区块,其系产生应以由外部输入指令循环所决定之行循环时间而动作之电路区块之时序信号;及第二延迟电路区块,其系将全体之延迟量调节为外部时钟及潜时所决定之存取时间与行循环时间之差。此等延迟电路区块系将各延迟电路之延迟量配合行潜时、动作频率而调节为适当值,并且对应处理(process)或动作电压之偏差、动作温度之变化而调节延迟量。
申请公布号 TW200842871 申请公布日期 2008.11.01
申请号 TW096148560 申请日期 2007.12.19
申请人 日立制作所股份有限公司;尔必达存储器股份有限公司 发明人 竹村理一郎;关口知纪;秋山悟;中谷浩晃;中村正行
分类号 G11C11/4096(2006.01) 主分类号 G11C11/4096(2006.01)
代理机构 代理人 陈长文
主权项
地址 日本