| 摘要 |
该半导体积体电路包括：一记忆体，用以储存机密资料；一记忆体BIST电路，用以执行一记忆体BIST；一第一选择器，用以切换于一用于一经由一外部端之记忆体隔离测试的路径与一来自该记忆体BIST电路之路径间；一第二选择器，用以切换于一来自该第一选择器之输出的路径与一来自一常用电路之路径间且具有一耦接至该记忆体之输出；以及一第三选择器，用以切换于一来自该记忆体之输出的路径与一用以接收一假信号之路径间且接收一从该记忆体BIST电路所输出之检查完成信号以做为一选择信号。在此半导体积体电路中，在藉由执行该记忆体BIST来初始化该记忆体后，可经由用于该记忆体隔离测试之路径从该外部端存取该记忆体。 |
