快闪记忆体结构及其制造方法

摘要

本发明系提供一种快闪记忆体结构及其制造方法，其系在一半导体基底表面利用介电间隙物来形成一P型多晶矽层做为浮动闸极；再于其上形成一绝缘介电层及一控制闸极，且该控制闸极系覆盖该P型浮动闸极，以完成一快闪记忆体元件之构造。本发明能降低费米能阶，维持电性的品质的条件下，可有效降低穿遂氧化层(tunneling oxide)厚度。