积体电路结构及其制作方法

摘要

本发明揭示一种积体电路结构及其制法。此积体电路结构包括：一半导体基底；一介电层于该半导体基底上；一开口于介电层中；一导线于开口中；一金属合金层于该导线上；一第一金属矽化物层于该金属合金层上；以及，一第二金属矽化物层于第一金属矽化物层上。在上述中，第二金属矽化物层与第一金属矽化物层相异，且金属合金层、第一金属矽化物层、及第二金属矽化物层实质上垂直对准导线。