在存储器阵列与周边逻辑元件上形成硅化物的结构及方法

摘要

本发明公开了一种在存储器阵列与周边逻辑元件上形成硅化物的结构及方法。在第一区上形成第一厚度的电荷陷入结构、第二厚度的第一栅极介电层、第三厚度的第二栅极介电层，第三厚度大于第二厚度；沉积且图案化多晶硅以定义出字线及晶体管栅极；将部分的第二栅极介电层的厚度减小至接近第二厚度；在第二以及第三区中形成源极与漏极区域；在栅极上形成侧壁间隔物；与第二以及第三区中侧壁间隔物对准而掺入掺杂剂；选择性地刻蚀栅极介电层以暴露出字线以及栅极；应用自对准硅化物的生成；位线接触区域中的电荷陷入结构的部分充当掩模以防止硅化物形成；在位线接触区域中形成层间电介质以及位线接点；在层间电介质上形成图案化导体层。

主权项

1.一种制造存储器元件以及周边电路的方法，其特征在于，该方法包括：在衬底的第一区上形成一多层电荷陷入结构，该多层电荷陷入结构具有第一厚度，且包括电介质的顶层、电介质的底层以及在该顶层与该底层之间的一个或多个电荷陷入层；在衬底的第二区上形成具有第二厚度的第一栅极介电层；在衬底的第三区上形成具有第三厚度的第二栅极介电层，其中该第三厚度大于该第二厚度；在该衬底的该第一区、该第二区以及该第三区上沉积且图案化栅极材料，以定义该第一区中的字线以及该第二区与该第三区中的晶体管栅极；在该第三区中选择性地刻蚀以将邻近于该栅极区域中的该第二栅极介电层厚度减小为该第二厚度的厚度；透过该第二以及该第三栅极介电层，与该第二以及该第三区中的该栅极对准而掺入掺杂剂，用于在该第二以及该第三区中形成源极与漏极区域；在该第一、该第二以及该第三区中的该字线以及该栅极上沉积电介质材料；刻蚀该电介质材料以在该字线以及该栅极上形成侧壁间隔物，且暴露该第一区中的位线接触区域中的该电荷陷入结构，暴露出该第二以及该第三区中、邻近于该侧壁间隔物的区域中的该第一以及该第二介电层；与该侧壁间隔物对准而掺入掺杂剂，用于在该第二以及该第三区中形成源极以及漏极区域；选择性地刻蚀该第一以及该第二栅极介电层以暴露出该第二以及该第三区中、邻近于该侧壁间隔物的该衬底，且在不暴露该位线接触区域中的该衬底的情况下，暴露该第一、第二以及第三区中的字线以及栅极；以及在该第二以及该第三区中、邻近于该侧壁间隔物的源极以及漏极区域上所暴露的衬底上，以及在该第一、第二与该第三区中的该字线以及该栅极上形成硅化物。