发明名称 |
提高了数据保持能力的非易失性存储器 |
摘要 |
一种半导体基板上的非易失性存储器,该非易失性存储器包括半导体基层和可编程存储晶体管,该存储晶体管包括存储堆叠、控制栅、源区和漏区以及在源极和漏极中间的沟道。所述存储堆叠包括第一绝缘层(9)、阻挡层(10)和第二绝缘层(11)。将第一层定位在沟道上,将阻挡层定位在第一绝缘层上,以及将第二绝缘层定位在阻挡层上。接下来,将控制栅布置在存储堆叠上。存储堆叠布置来用于通过使来自沟道的电荷载流子隧穿通过第一绝缘层,来在阻挡层中捕获电荷,所述第一层包括高K材料。与二氧化硅中的电子的势垒高度能量和空穴的势垒高度能量之间的差相比,高K材料具有相对较小的电子和空穴的势垒高度能量之间的差。 |
申请公布号 |
CN101288181A |
申请公布日期 |
2008.10.15 |
申请号 |
CN200680037999.0 |
申请日期 |
2006.10.10 |
申请人 |
NXP股份有限公司 |
发明人 |
罗伯图斯·T·F·范沙耶克;纳德尔·阿基勒;米切尔·斯洛特布姆 |
分类号 |
H01L29/792(2006.01);H01L29/51(2006.01);H01L27/115(2006.01) |
主分类号 |
H01L29/792(2006.01) |
代理机构 |
北京天昊联合知识产权代理有限公司 |
代理人 |
陈源;张天舒 |
主权项 |
1.一种在半导体基板上的非易失性存储器(1),其包括半导体基层(2)和至少一个可编程存储晶体管(T2),所述可编程存储晶体管(T2)包括电荷存储层堆叠(CT)和控制栅(6;6、7);所述半导体基层(2)包括源区和漏区(3b、3c)以及被定位在所述源区和漏区(3b、3c)中间的载流沟道区(C2);所述电荷存储层堆叠(CT)包括第一绝缘层(9)、电荷阻挡层(10)和第二绝缘层(11),所述第一绝缘层(9)被定位在所述载流沟道区(C2)上,所述电荷阻挡层(10)在所述第一绝缘层(9)上以及所述第二绝缘层(11)在所述电荷阻挡层(10)上;所述控制栅(6、7)被定位在所述电荷存储层堆叠(CT)上;所述电荷存储层堆叠(CT)被布置用于通过将来自所述载流沟道区(C2)的电荷载流子直接隧穿通过所述第一绝缘层(9)来在所述电荷阻挡层(10)中捕获电荷;其中所述第一绝缘层(9)包括高K材料,与二氧化硅中电子的势垒高度和空穴的势垒高度之间的能级差相比,所述高K材料具有相对较小的电子的势垒高度和空穴的势垒高度的能级差。 |
地址 |
荷兰艾恩德霍芬 |