处理器系统和异常处理方法

摘要

本发明提供一种不进行错误发生时的指令地址存储和错误处理结束后的执行指令恢复控制的附带协同处理器的微处理器。在处理器系统中，在由错误检测部检测出错误的情况下，错误检测部(120)向中断控制部(64)输出错误信号，中断控制部(64)将错误地址寄存器(61)的值和控制信号输出到程序计数器控制部(20)，将程序计数器(21)的值改写为错误地址寄存器(61)的值，由此实现基于错误中断处理的转移处理。在此，当检测出错误时，不进行存储错误发生时的程序计数器(21)的值的处理，不设置特定的存储寄存器以及错误处理执行后恢复到错误发生时的地址的控制电路。

主权项

1.一种附带协同处理器的处理器系统，其特征在于：包括地址存储单元，存储转移地址；程序计数器控制部，使处理器的处理转移到存储在上述地址存储单元中的地址值；以及中断控制单元，根据来自上述协同处理器的指示来控制上述程序计数器控制部，根据上述协同处理器的处理结果来转移处理器的处理。