发明名称 |
一种存储器的控制器及控制方法 |
摘要 |
本发明公开了一种存储器的控制器及控制方法,涉及IP网络设备中的存储技术领域。该控制器中,命令解析及初始化模块和地址及控制接口模块、读写数据通路模块和读写数据接口模块分别相互连接在用户应用层面与存储器之间;时分复用控制模块与命令解析及初始化模块相连接;先进先出数据处理模块与读写数据通路模块相连接。本发明借助时分复用的原理,把每个时间片分成若干个时隙,把对存储器中每个存储块的读写操作分配到相应的时隙当中,并保证对同一个存储块的两次连续访问的时间间隔大于或等于tRC时间,提高存储器读写数据的效率;本发明按照先进先出方式对存储在存储器中数据进行处理,提高了存储器接口的数据存取效率。 |
申请公布号 |
CN100426793C |
申请公布日期 |
2008.10.15 |
申请号 |
CN200510100661.2 |
申请日期 |
2005.10.22 |
申请人 |
华为技术有限公司 |
发明人 |
乐伟军;张克亮;郭燕涛;何洋;邬旭永 |
分类号 |
H04L12/56(2006.01);G06F3/06(2006.01) |
主分类号 |
H04L12/56(2006.01) |
代理机构 |
|
代理人 |
|
主权项 |
1、一种存储器的控制器,包括命令解析及初始化模块和读写数据通路模块,其特征在于:还包括时分复用控制模块和先进先出数据处理模块,所述时分复用控制模块与所述命令解析及初始化模块相连接,所述先进先出数据处理模块与读写数据通路模块相连接;所述时分复用控制模块把存储器工作时间划分为至少两个时间间隔,并把对存储块的读/写操作固定到对应的时隙中,其中对所述同一存储块的读/写操作对应的时隙间隔大于或者等于所述存储器的tRC时间;所述先进先出数据处理模块对写入存储块的数据进行先进先出方式处理。 |
地址 |
518129广东省深圳市龙岗区坂田华为总部办公楼 |