发明名称 导线阵列记忆装置及制法
摘要 一种导电线的阵列形成在半导体衬底上或至少部分地形成在半导体衬底内。该阵列包括沿第一方向延伸的多个导电线、由导电材料制成的多个着落垫,且各个着落垫连接到导电线的相应的一些,其中所述导电线包括导电线的第一和第二子集。第一子集的导电线与第二子集的导电线交替,其中连接到第一子集的导电线的着落垫设置在这些导电线的第一侧上,并且连接到第二子集的导电线的着落垫设置在这些导电线的第二侧上,该第一侧与该第二侧相对。
申请公布号 TW200839954 申请公布日期 2008.10.01
申请号 TW096109614 申请日期 2007.03.20
申请人 奇梦达股份有限公司 发明人 迪克 卡斯佩里;史特法诺 巴拉夏恩朵拉
分类号 H01L21/8239(2006.01) 主分类号 H01L21/8239(2006.01)
代理机构 代理人 蔡清福
主权项
地址 德国