低耗能动态随机存取记忆体以及降低动态随机存取记忆体耗能的方法

摘要

本发明之低耗能ＤＲＡＭ包括复数个单位矩阵、复数个数据接收器、以及一数据接收器控制电路。该等数据接收器乃用来接收外部所欲写入该等单位矩阵的数据。该数据接收器控制电路乃用来在一非省电待命模式下根据该等单位矩阵之状态，控制该等数据接收器之启动或关闭。其中，若该等单位矩阵皆维持在一预充状态，则该数据接收器控制电路会令上述数据接收器全部为关闭；并且，若上述单位矩阵中有任一单位矩阵偏离该预充状态，则该数据接收器控制电路会将上述数据接收器全部启动。