可释放时钟线的双线总线主控元件、计算机系统及释放方法

摘要

本发明揭示一种可释放时钟线的双线总线主控元件、具有该主控元件的计算机系统及其释放方法，其中主控元件能透过具有时钟线以及数据线的双线总线与被控元件连接。本发明主控元件具有一数据端口、一时钟端口以及一输出端口，且该输出端口也与时钟线耦接。当双线总线的时钟被被控元件暂持超过一预定延迟时间时，输出端口透过时钟线向被控元件传送至少一时钟脉冲，以释放时钟线，从而避免传输失败或者数据损毁。当输出端口每次传送主控元件产生的时钟脉冲后，主控元件透过数据端口确认是否接收到一响应。该响应代表确认时钟线已被释放，在时钟线被释放后，数据端口向被控元件传送主控元件所产生的停止脉冲。

主权项

1、一种主控元件，透过一具有一时钟线以及一数据线的双线总线与一被控元件连接，其特征在于：该主控元件包括：一数据端口、一时钟端口以及一输出端口，其中该数据端口透过该数据线传送并接收若干数据，该时钟端口透过该时钟线向该被控元件传送一时钟，该输出端口与该时钟线耦接，向该被控元件传送该主控元件所产生的至少一时钟脉冲，以使该被控元件释放该时钟线。