发明名称 |
非易失性半导体存储器件的制造方法 |
摘要 |
提供一种非易失性半导体存储器件的制造方法,能够防止因浮栅间电荷移动导致的数据破坏,并且提高可靠性。其特征在于包括以上工序:在半导体衬底上形成划分元件形成区域的元件分隔绝缘膜;在半导体衬底上形成第一栅绝缘膜;在第一栅绝缘膜上淀积第一栅电极材料膜;蚀刻第一栅电极材料膜,在元件分隔绝缘膜上形成分隔第一栅电极材料膜的隔缝;蚀刻隔缝露出的元件分隔绝缘膜的表面,形成凹部;在第一栅电极材料膜和元件分隔绝缘膜上依次淀积第二栅绝缘膜和第二栅电极材料膜;依次蚀刻第二栅电极材料膜、第二栅绝缘膜、第一栅电极材料膜,布图形成第一栅电极材料膜构成的浮栅和第二栅电极材料膜构成的控制栅;以及形成与控制栅自对准的源、漏扩散层。 |
申请公布号 |
CN100423273C |
申请公布日期 |
2008.10.01 |
申请号 |
CN200510087664.7 |
申请日期 |
2000.12.08 |
申请人 |
株式会社东芝 |
发明人 |
井口直;姬野嘉朗;角田弘昭 |
分类号 |
H01L27/115(2006.01);H01L29/78(2006.01);H01L21/8247(2006.01);H01L21/336(2006.01) |
主分类号 |
H01L27/115(2006.01) |
代理机构 |
中国国际贸易促进委员会专利商标事务所 |
代理人 |
岳耀锋 |
主权项 |
1. 一种非易失性半导体存储器件的制造方法,其特征在于包括以下工序:在半导体衬底上形成划分元件形成区域的元件分隔绝缘膜;在所述半导体衬底上形成第一栅绝缘膜;在所述第一栅绝缘膜上淀积第一栅电极材料膜;蚀刻所述第一栅电极材料膜,在所述元件分隔绝缘膜上形成分隔所述第一栅电极材料膜的隔缝;蚀刻所述隔缝露出的所述元件分隔绝缘膜的表面,形成凹部;在所述第一栅电极材料膜和所述元件分隔绝缘膜上依次淀积第二栅绝缘膜和第二栅电极材料膜;依次蚀刻所述第二栅电极材料膜、所述第二栅绝缘膜、所述第一栅电极材料膜,布图形成所述第一栅电极材料膜构成的浮栅和所述第二栅电极材料膜构成的控制栅;以及形成与所述控制栅自对准的源、漏扩散层。 |
地址 |
日本东京都 |