非易失性半导体存储装置以及行线短路故障检测方法

摘要

本发明涉及非易失性半导体存储装置以及行线短路故障检测方法。它具备用于在装置内部对于选择存储器单元阵列(1)的多条行线的一部分并有选择地供给与其它的行线不同的电压电平的行译码器电路(2)，在与通常动作方式不同的测试方式时，将从用于对被选择的行线供给测试电压的测试电压源通过行译码器电路(2)流过的电流通路分离成流经被选择的行线的第1电流通路，以及不流经行线而在行译码器电路(2)内流过的第2电流通路的电流通路分离电路，作为用于从测试电压源接受测试电压的供给的外部连接垫片(7a、7b)，设置对于第1电流通路的垫片(7a)的垫片和对于第2电流通路的垫片(7b)的2个系统。

主权项

1. 一种非易失性半导体存储装置，其特征在于，它具备：存储器单元阵列，其在行方向和列方向分别配置多个能存储1位或多位信息的非易失性的半导体存储器单元，为了从其中选择规定的存储器单元或存储器单元群，在行方向和列方向分别配置多条行线和多条列线；行译码器电路，选择所述多条行线的一部分并有选择地供给与其它行线不同的电压电平；以及在与通常动作方式不同的测试方式时，对于被选择的所述行线，从用于供给测试用电压的测试用电压源中，对于经过所述行译码器电路且流过被选择的所述行线的第1电流通路，用于接受所述测试用电压的供给的第1外部连接用垫片；和从所述测试用电压源中，对于经过所述行译码器和不流过所述行线但流过所述行译码器电路内的第2电流通路，用于接受所述测试用电压的供给的第2外部连接用垫片。