用于控制高速存储器的读取等待时间的方法和装置

摘要

提供了一种用于控制高速DRAM的读取等待时间的方法和装置。存储器设备可以包括：延迟测量单元、延迟锁定回路，等待时间计数器和数据输出缓冲器。延迟测量单元测量在外部时钟信号输入时刻和读取数据输出时刻之间的延迟时间，以便生成各测量信号，并且生成从外部时钟信号延迟的第一内部时钟信号。延迟锁定回路(DLL)接收第一内部时钟信号，并且生成与外部时钟信号同步的第二内部时钟信号。等待时间计数器从外部读取命令信号生成等待时间信号以响应于各测量信号，并且数据输出缓冲器输出读取数据以响应于等待时间信号和第二内部时钟信号。

主权项

1.一种存储器设备，包括：延迟测量单元，测量在外部时钟信号输入时刻和输出读取数据之间的延迟时间以生成各测量信号时刻，并且生成从外部时钟信号延迟的第一内部时钟信号；延迟锁定回路DLL，接收第一内部时钟信号，并且生成与外部时钟信号同步的第二内部时钟信号；等待时间计数器，从外部读取命令信号生成等待时间信号以响应于各测量信号；以及数据输出缓冲器，输出读取数据以响应于等待时间信号和第二内部时钟信号。