多分组接口

摘要

一种能够通过在ASIC或FPGA上所提供的简单适配层而适用于任意几种链路层接口的多分组接口。根据本发明的接口在发送和接收方向上包括多位数据信号、多位信道标识符、分组放弃/错误信号、帧开始信号、帧结束信号、数据有效信号以及接口时钟。在发送方向，该接口还包括数据请求信号和多位PDU长度指示器信号。在接收方向，该接口还包括服务器信号失败信号。

主权项

1. 一种用于在PHY层设备和链路层设备之间进行通信的多分组接口，包括：在其上传输来自多个信道的分组数据的多信道多位数据信号；与所述多信道多位数据路径相关联的时钟信号；指示允许哪个信道使用数据路径的信道号信号；以及指示在所述多信道多位数据路径上传输的分组的长度的带外净载荷长度指示器信号。