| 发明名称 | 半导体装置及其制造方法 | ||
| 摘要 | 在本发明的具有晶体管电路和泄放电阻电路的半导体装置中，为了抑制泄放电阻的电阻值变动而具有以下结构。具有：晶体管电路，在晶体管结构之上，隔着层间绝缘膜(107)层叠作为金属膜的势垒金属膜(104)以及布线膜(103)而成；泄放电阻电路，在由多晶硅膜构成的泄放电阻(102)之上，隔着层间绝缘膜(107)层叠作为金属膜的布线膜(103)或仅将与泄放电阻(102)接合的部分作为势垒金属膜(104)。影响到作为多晶硅膜的泄放电阻(102)的应力变少，能够抑制泄放电阻(102)的电阻值变动。此外，对于用作晶体管电路的布线的金属膜而言，由于存在势垒金属膜，所以，不会损害布线的可靠性。 | ||
| 申请公布号 | CN101276816A | 申请公布日期 | 2008.10.01 |
| 申请号 | CN200810096655.8 | 申请日期 | 2008.02.26 |
| 申请人 | 精工电子有限公司 | 发明人 | 平林圣一 |
| 分类号 | H01L27/06(2006.01);H01L23/522(2006.01);H01L23/532(2006.01);H01L21/822(2006.01);H01L21/768(2006.01) | 主分类号 | H01L27/06(2006.01) |
| 代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 闫小龙;刘宗杰 |
| 主权项 | 1. 一种半导体装置，具有：晶体管电路，在晶体管结构上，隔着层间绝缘膜层叠金属膜而成；泄放电阻电路，在由多晶硅膜构成的泄放电阻上，隔着层间绝缘膜层叠金属膜而成，其特征在于，在所述晶体管电路中层叠的所述金属膜由势垒金属膜以及布线膜构成，另一方面，在所述泄放电阻电路中层叠的所述金属膜由布线膜构成。 | ||
| 地址 | 日本千叶县千叶市 | ||